快捷搜索:  as  test  1111  test aNd 8=8  test++aNd+8=8  as++aNd+8=8  as aNd 8=8

黄金城官网667722:数Gbps存储器接口架构的设计挑战及解决方案



游戏机、数字电视(DTV)和小我电脑等盛行的破费类电子产品的功能越来越多,机能也越来越高。这些产品数据处置惩罚能力的增强使它们的DRAM存储器接口功能与产品本身的功能慎密联系在一路,以支持更多功能和更高机能。数据速度达数Gbps的存储器接口架构可以赞助这些产品实现所需的功能和机能,然则存储器接口设计必须降服艰难的寻衅才能达到想要的产品机能和质量。

更新一代的DDR3DRAM和XDR DRAM物理层接口(PHY)具有一些特殊的机能,完全可以降服数Gbps存储器接口架构带来的寻衅。然则,DDR3 SDRAM和XDR DR黄金城官网667722AM各自不合的特点使得它们得当不合的利用处合。例如,在DTV利用中,XDR DRAM比DDR3 SDRAM更具有资源和某些设计上风,但DDR3 SDRAM异常得当要求存储容量高、单位比特资源最低的设计。就像前代产品DDR2 SDRAM那样,DDR3 SDRAM也是大年夜批量遍及型存储器,能以尽可能最低的单位比特资源供给系统设计工程师要求的最大年夜容量。

当然,假如以最低单位比特资源供给大年夜容量并不是主要的设计指标,那么XDR DRAM可能是个更好的选择,分外是对DTV和HDTV等破费电子产品而言。这些特殊设计要求高带宽和小的存取粒度(access granularity),但不必要很大年夜的容量。例如,范例的DTV设备要求带宽为6.4GBps,这个要求可以经由过程2个512Mx8b XDR DRAM器件(供给128MB容量和相宜的16B存取粒度)或4个1Gx8b DDR3 SDRAM器件(供给512MB容量和32 B存取粒度)来实现。在这种系统中,XDR办理规划可以比DDR3更好地匹配系统的带宽、容量和存取粒度需求。XDR DRAM实际上在总系一切资源方面也更便宜,包括元件数量、电路板繁杂度和设计时间等。

苛刻的物理效应

在开拓数Gbps接口架构时,设计必须能够降服一些物理效应。这些物理效应会影响旌旗灯号时序并减小电压余量,从而限定系统的机能。履历富厚的系统设计工程师对这些物理效应异常认识。在很多的新一代产品设计中,他们赓续面临这些物理效应的寻衅,终极都很好地办理了这些寻衅。但对付数Gbps接口设计来说,这些问题愈加严重,并提出了更高的寻衅性,是以它们迫切必要更新的办理规划。

举例来说,数Gbps旌旗灯号因为传输线的不继续会造成旌旗灯号质量恶化。在范例的存储器通道中,这些不继续性表现在多个方面,从存储节制器芯片的连接到封装、从封装连接到电路板,以及电路板级传输线上旌旗灯号的不完备性。

存储器通道传输线中的浩繁阻抗不继续的地方会孕育发生反射,高速I/O设计工程师将这些反射判断为某种形式的旌旗灯号滋扰,或称为码间滋扰(ISI)。这时的通道彷佛还有残剩的存储空间,是以前一个发送比特中的信息在发送停止时会反向影响下一个发送比特中的信息。将存储器通道算作传输线还面临其它寻衅,比如50终端电阻可以很好地匹配传输线阻抗,从而打消反射和由此导致的ISI,然则纵然是最新的片上端接措施也弗成能实现完美的阻抗匹配,由于传输线存在很多的不继续性。因为片上接管器存在寄生输入电容,以是弗成能实现抱负的片上阻抗匹配。在更高频率上,50电阻将出现非抱负特点,这将进一步导致反射和ISI。

阻抗不继续性和ISI效应在低于兆比特每秒的传输速度时并不是主要问题,但在数Gbps速度下,625ps数据眼图很常见。假如终端阻抗不匹配,或者通道中存在太多不继续性,或者寄生输入电容太高,设计工程师盼望发送的625ps数据眼图在到达接管器时将变成300ps数据眼图。

此外,电路板的电气连线还具有其它寄生电容,这会带来显着的旌旗灯号衰减。例如,旌旗灯号在发送端可能有500mV旌旗灯号幅度,但用于传送该旌旗灯号黄金城官网667722的电子系统就像一个低通滤波器。当旌旗灯号传输速率前进时,到达接管器的总能量将比发送时的能量低落很黄金城官网667722多,这样最初的500mV可能变成200mV。

在高机能SERDES利用中,常用来办理高频衰减问题的通道均衡技巧可能不得当DRAM系统,由于这种系统的I/O电路必须针对延时、功率和资源进行优化。

串扰是引起旌旗灯号劣化的另一个主要缘故原由,它与两个相邻旌旗灯号走线间的容性、感性或电导性耦合有关。事实上,串扰是单端旌旗灯号系统(如DDR3或更高速的GDDR3)中限定速率的主要缘故原由。因为XDR DRAM应用差分旌旗灯号(与高机能SERDES系统异常黄金城官网667722相似),是以与DDR3 DRAM比拟,它们对串扰的免疫能力强几个数量级。

是以,单端旌旗灯号系统必须采取板级旌旗灯号隔离技巧来办理串扰问题。跟着数据速度的前进,设计工程师必须增添电气通道的间距才能避免串扰效应。换句话说,设计工程师必须在发送器和接管器之间以及节制器和DRAM之间开拓一个更昂贵的传输线系统,才能满意数Gbps数据速度的单端旌旗灯号系统的要求。

差分信令在存储器-节制器封装资源方面也具有资源上风。例如,带200个存储器I/O的存储-节制器ASIC封装采纳金线绑定封装技巧比倒装技巧更便宜。这种资源上风在DTV等资源敏感破费设备中具有紧张意义。然则,因为串扰和电源噪声问题,数Gbps的单端旌旗灯号系统很难在绑定封装中以数 Gbps的接口速度全速事情,平日它必要一个更昂贵的倒装封装存储节制器。此外,异常宽的单端旌旗灯号总线轻易孕育发生电磁滋扰(EMI),是以采纳单端旌旗灯号的破费类电子设备要想达到相同的EMI樊篱等级,要比差分旌旗灯号设备付出更高价值。

除了斟酌传输线不继续性引起的物理效应以及差分旌旗灯号的上风外,存储器系统设计还要斟酌其它数Gbps接口设计问题,包括走线长度匹配、偏移治理和高速时钟分配。

走线长度匹配、偏移和高速时钟分配

走线长度匹配在低速接口设计中可以随意马虎轻忽掉落,但对数Gbps接口来说,走线长度不能轻忽。一个旌旗灯号在范例主板上传输一英寸间隔必要大年夜约 100ps。例如旌旗灯号沿着范例的存储器通道传输的光阴可能必要500ps。在数Gbps系统中,500ps与全部数据眼图的宽度一样大年夜。

当电气互连的旌旗灯号传输光阴与数据眼图宽度相称,且只有一个芯片到芯片旌旗灯号时,不会呈现其它新问题。但假如是总线旌旗灯号,比如16、32或64条走线,并且所有旌旗灯号都事情在数Gbps数据速度时,则是别的一回事。

就高速时钟分配而言,存储器系统与采纳先辈的时钟黄金城官网667722/数据规复(CDR)技巧的SERDES或电信设计存在本色差别。在存储器系统中,传输平日可以被觉得是“源同步”的。比如,存储节制器都有一个到DRAM的数据接口和到DRAM的时钟参考接口(平日是敕令总线的一部分),是以DRAM的时钟旌旗灯号与存储节制器用来同步其数据传输的时钟有直接关系。

对付源同步传输要领,主要的时钟问题是相位而不是频率。不像SERDES或数据通信利用中通道两侧的时钟参考源都有频率偏移,存储器系统中的发送器和接管器共享独一的频率参考源,仅有相位不合。这样的系统一样平常被称为meso-synchrONous或者mesochronous。虽然它们共享一个频率参考,但发送器和接管器电路必须以某种要领补偿随机相位偏移。

在XDR DRAM系统中,存储节制器中的FlexPhase电路可以办理走线长度匹配和均步时钟问题。当数据发送到DRAM时(写操作),该电路可以智能地猜测偏移数据;在从DRAM接管数据时(读操作),该电路可以对数据进行去偏移。此外,还采纳先辈的校准技巧来自动优化去偏移和预偏移值。

在DDR3存储器系统中,数据接口应用选通组(DDR特有的旌旗灯号组)处置惩罚走线长度匹配和时钟问题。数据选通或DQS被定义为时序参考旌旗灯号,伴随数据从DRAM发送到节制器(读操作)或从节制器发送到DRAM(写操作)。

责任编辑:gt

免责声明:以上内容源自网络,版权归原作者所有,如有侵犯您的原创版权请告知,我们将尽快删除相关内容。

您可能还会对下面的文章感兴趣: